英特尔将打造六十核心Knights Landing至强Phi芯片

英特尔公司近日发布了一系列消息，媒体及分析人士开始对其即将推出的六十核心Knights Landing至强Phi芯片进行了概括性的解读，这是一次管中窥豹式的探索过程。英特尔公司在其位于俄勒冈州希尔斯伯勒市的代工厂召开了新闻发布会，并 向到场记者宣称Knights Landing Phi可以承载八十亿个晶体管。

正如Timothy Prickett-Morgan在The Platform网站上所言，Knights Landing的Silvermont凌动核心将继承Broadwell核心的全部指令集，仅仅将正处于调整当中的TSX事务型内存功能排除在外。

Knights Landing设定的浮点运算能力目标为三万亿次，而单精度浮点运算能力目前则达到了惊人的六万亿次。英特尔公司目前对于该芯片所能支持的最大计算核心数量继续保密，根据预期其核心数量应该为六十个，但也有传闻指出其最大支持能力将达到七十二个。

The Platform指出，届时英特尔将推出一款该产品的协处理器衍生版本外加一个配备每秒100GB Omni-Path端口的版本，后者也正是英特尔打造的第一款拥有主机结构接口的芯片。考虑到高性能计算应用程序的实际情况，Omni-Path能够支持OpenFabrics Alliance（简称OFA）堆栈实现良好的兼容性，从而使其同专为InfiniBand以及英特尔True Scale Fabric环境所编写的软件并行协作。

不过英特尔公司当然希望客户能更倾向于使用其Omni-Path每秒100GB端口，据称其能带来更低延迟水平，且交换芯片的端口数量将为四十八个，这将高于InfiniBand的三十六个。六条内存通道都将支持最高64GB的单条DDR4内存，这代表着每块处理器能够最多匹配384GB内存容量，而英特尔公司目前正与Micron方面合作，希望为该芯片开发出高带宽内存产品，其每数据包体系高达16GB。DDR4内存的运行速率大约为每秒90GB，而本地高带宽内存能够带来每秒约400GB的运行速率，外围通信将由36个PCIe 3.0通道负责实现。